ModelSim-Altera错误

我正在使用Ubuntu Linux 14.04 LTS和Altera Quartus 15.0networking版，由于许可错误，我很难模拟我的devise。 我正在用Altera公司的Cyclone IV EP4CE115devise一个VEEK -MT的LCD触摸屏LCD_driver。

老实说，我没有很多使用ModelSim-Altera这样的仿真软件的经验，但是我知道如何使用.vwf文件和模拟他们，我也知道如何使用signaltap逻辑分析器。 在创buildusinversity程序.vwf文件之后，我编译了这个项目，我按下了运行function模拟，并得到一个窗口，其中包含以下内容：

确定ModelSim可执行文件的位置…

使用：/home/bdoronnb/Downloads/Quartus/15.0/ModelSim/modelsim_ase/bin

• 哪个命令可以用来确定文件是否是二进制文件
• Bash中的$（）和（）之间的区别
• base64和MIME base 64有什么区别？
• linux g ++编译器redirectstderr和stdout创build空文件
• 共享库的Makefile？

要指定ModelSim可执行目录，请select：工具 – >选项 – > EDA工具选项注意：如果ModelSim-Altera和ModelSim可执行文件都可用，则将使用ModelSim-Altera。

****生成ModelSimtesting台****

quartus_eda –gen_testbench –check_outputs = on –tool = modelsim_oem –format = verilog –write_settings_files = off test5 -c test5 –vector_source =“/ path / to / Altera / projects / test / 5 / test5.vwf” –testbench_file = “/path/到/ Altera公司/项目/testing/ 5 /模拟/ QSIM / test5.vwf.vt”

ld.so检测到的不一致：dl-close.c：762：_dl_close：断言`map-> l_init_called'失败！ 信息：*************************************** *******************信息：运行Quartus II 64位EDA Netlist Writer信息：版本15.0.0 Build 145 04/22/2015 SJ Web Edition信息：Copyright（ C）1991-2015 Altera公司。 版权所有。 信息：您可以使用Altera公司的devise工具，逻辑function信息：以及其他软件和工具，以及其AMPP合作伙伴逻辑信息：function以及来自上述任何信息的任何输出文件（包括设备编程或模拟文件）以及任何信息：相关的文档或信息都是明确的主题信息：根据Altera计划许可信息：订购协议，Altera Quartus II许可协议的条款和条件，
信息：Altera MegaCorefunction许可协议或其他
信息：适用的许可协议，包括但不限于，
信息：你的使用是为了编程逻辑的唯一目的
信息：由Altera制造并由Altera或其公司出售的器件
信息：授权经销商。 请参阅适用
信息：进一步的细节协议。 信息：正在处理：Sun Aug 9 22:18:46 2015信息：命令：quartus_eda –gen_testbench –check_outputs = on –tool = modelsim_oem –format = verilog –write_settings_files = off test5 -c test5 –vector_source =path/ to / Altera / projects / test / 5 / test5.vwf –testbench_file = / path / to / Altera / projects / test / 5 / simulation / qsim / test5.vwf.vtWarning（201007）：Can not find port designWarning（201007）中找不到端口“h_counter”[201] （201007）：在designWarning（201007）中找不到端口“h_counter [7]”：在designWarning（201007）中找不到端口“h_counter [6]”：找不到端口“ （201007）：在designWarning（201007）中找不到端口“h_counter [4]”：在designWarning（201007）中找不到端口“h_counter [3]”：找不到端口“h_counter [5]” designWarning（201007）中的“h_counter [2]”：designWarning（201007）中找不到端口“h_counter [1]”：无法find端口“h_co （201007）：在designWarning（201007）中找不到端口“v_counter”：在designWarning（201007）中找不到端口“v_counter [9]”：无法find端口“v_counter [ （201007）：在designWarning（201007）中找不到端口“v_counter [7]”：在designWarning（201007）中找不到端口“v_counter [6]”：找不到端口“v_counter （201007）：在designWarning（201007）中找不到端口“v_counter [4]”：在designWarning（201007）中找不到端口“v_counter [3]”：找不到端口“ （201007）：在designWarning（201007）中找不到端口“v_counter [1]”：在designWarning（201007）中找不到端口“v_counter [0]”：无法find端口designWarning（201007）中的“HSD_s”：在designInfo（201000）中找不到端口“VSD_s”：生成的Verilogtesting平台文件/path/to/Altera/projects/test/5/simulation/qsim/test5.vwf.vt对于simulationInfo：Quartus II 64位EDA Netlist Writer成功。 0个错误，25个警告信息：峰值虚拟内存：1088兆字节信息：处理已结束：Sun Aug 9 22:18:47 2015信息：已用时间：00:00:01信息：CPU总时间（在所有处理器上）：00： 00:01成功完成。

成功完成。

****生成function模拟网表****

quartus_eda –write_settings_files = off –functional = on –flatten_buses = off – 仿真–tool = modelsim_oem –format = verilog –output_directory =“/ path / to / Altera / projects / test / 5 / simulation / qsim /“test5 -c test5

ld.so检测到的不一致：dl-close.c：762：_dl_close：断言`map-> l_init_called'失败！ 信息：*************************************** *******************信息：运行Quartus II 64位EDA Netlist Writer信息：版本15.0.0 Build 145 04/22/2015 SJ Web Edition信息：Copyright（ C）1991-2015 Altera公司。 版权所有。 信息：您可以使用Altera公司的devise工具，逻辑function信息：以及其他软件和工具，以及其AMPP合作伙伴逻辑信息：function以及来自上述任何信息的任何输出文件（包括设备编程或模拟文件）以及任何信息：相关的文档或信息都是明确的主题信息：根据Altera计划许可信息：订购协议，Altera Quartus II许可协议的条款和条件，
信息：Altera MegaCorefunction许可协议或其他
信息：适用的许可协议，包括但不限于，
信息：你的使用是为了编程逻辑的唯一目的
信息：由Altera制造并由Altera或其公司出售的器件
信息：授权经销商。 请参阅适用
信息：进一步的细节协议。 信息：正在处理：Sun Aug 9 22:18:53 2015信息：命令：quartus_eda –write_settings_files = off –functional = on –flatten_buses = off –simulation = on –tool = modelsim_oem –format = verilog – 输出目录= / path / to / Altera / projects / test / 5 / simulation / qsim / test5 -c test5Info（204019）：生成文件test5.vo到文件夹“/path/to/Altera/projects/test/5/imulation / qsim //“用于EDA仿真工具信息：Quartus II 64位EDA Netlist Writer成功。 0错误，0警告信息：峰值虚拟内存：1093兆字节信息：处理已结束：Sun Aug 9 22:18:55 2015信息：已用时间：00:00:02信息：CPU总时间（在所有处理器上）：00： 00:01成功完成。

****生成ModelSim .do脚本****

/path/to/Altera/projects/test/5/simulation/qsim/test5.do生成。

成功完成。

****运行ModelSim仿真****

/home/bdoronnb/Downloads/Quartus/15.0/ModelSim/modelsim_ase/bin/vsim -c-do test5.do

/home/bdoronnb/Downloads/Quartus/15.0/ModelSim/modelsim_ase/bin/../linux/vish：加载共享库时出错：libXft.so.2：无法打开共享目标文件：没有这样的文件或目录错误。

任何帮助表示赞赏。